# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-197889

(43) Date of publication of application: 11.07.2003

(51)Int.Cl.

H01L 27/146 H01L 21/28 H01L 21/3205 H01L 21/768 H01L 21/8234 H01L 21/8238 H01L 27/088 H01L 27/092 HO4N 5/335

(21)Application number : 2001-392455

(71)Applicant: SONY CORP

(22)Date of filing:


25.12.2001

(72)Inventor: WATANABE SHINYA

(54) MOS-TYPE SOLID-STATE IMAGE PICKUP DEVICE AND MANUFACTURING METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a MOS-type solid-state image pickup device where the picture quality of a light receiving part can be made high and the performance of a peripheral circuit part can be improved concurrently with a simple process and constitution. SOLUTION: The light receiving part 10A and the peripheral circuit part 10B are formed on a single substrate 11. A gate electrode 17A of a first MOSFET 20A in the light receiving part 10A has a single layer structure of polycrystalline silicon. A gate electrode 17B of a second MOSFET 30B in the peripheral circuit part 10B has a laminated structure of a first layer 17B1 constituted of polycrystalline silicon and a second layer 17B2 constituted of tungsten, for example. The light receiving part 10A and the peripheral circuit part 10B are covered with an insulating film 22A having a conductive connection layer 25 disposed in a connection hole 23. The second layer 17B2 and the conductive connection layer 25 are formed of the same materials.



The second layer 17B2 is formed in an opening part 23B made in a position corresponding to the first layer 17B1 of the insulating film 22A.

## **LEGAL STATUS**

[Date of request for examination]

29.11.2004

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

#### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-197889 (P2003-197889A)

(43)公開日 平成15年7月11日(2003.7.11)

(51) Int.Cl.7		識別記号		FΙ			ž	7]}*(参考)
H01L	27/146			H01L	21/28		301A	4M104
	21/28	301					301R	4M118
				H04N	5/335		E	5 C O 2 4
	21/3205						U	5 F O 3 3
	21/768			H01L	27/14		Α	5F048
			審査請求	未請求 請	求項の数21	OL	(全 28 頁)	最終頁に続く
(21)出顯番号	<b>手</b>	特願2001-392455(P2001-	-392455)	(71) 出願		185 株式会	社	
(22)出願日		平成13年12月25日(2001.1	2. 25)	(72)発明	者 渡辺 東京都 一株式	慎也 品川区: 会社内		7番35号 7番35号 ソニ
				(74)代理			洋一郎	


#### 最終頁に続く

## (54) 【発明の名称】 MOS型固体操像装置およびその製造方法

### (57)【要約】

【課題】 簡単な工程および構成により、受光部の高画質化と周辺回路部の性能向上とを両立させることのできるMOS型固体撮像装置を提供する。

【解決手段】 同一の基板11上に受光部10Aと周辺回路部10Bを形成する。受光部10Aの第1のMOSFET20Aのゲート電極17Aは多結晶シリコンの単層構造である。周辺回路部10Bの第2のMOSFET30Bのゲート電極17Bは、多結晶シリコンよりなる第1の層17B1と、例えばタングステンよりなる第2の層17B2との積層構造である。受光部10Aおよび周辺回路部10Bは絶縁膜22Aにより覆われ、絶縁膜22Aには接続孔23内に導電性接続層25が設けられている。第2の層17B2と導電性接続層25とは同一の材料により構成されている。第2の層17B2は、絶縁膜22Aの第1の層17B1に対応する位置に設けられた開口部23B内に形成される。



#### 【特許請求の範囲】

【請求項1】 基板上にマトリクス状に配置された複数 の光電変換素子、ならびに、この複数の光電変換素子の 各々に対応して設けられるとともに単層構造のゲート電 極およびこのゲート電極に対応する一対の不純物領域を 有する第1のMOS電界効果トランジスタを備えた受光 部と、

少なくとも第1の層および第2の層を含む積層構造のゲ ート電極ならびにこのゲート電極に対応する他の一対の 不純物領域を有する第2のMOS電界効果トランジスタ 10 を備えるとともに前記基板上の前記受光部の周辺に形成 される周辺回路部と、

この周辺回路部および前記受光部を覆う絶縁膜と、

この絶縁膜の所定の位置に設けられ前記絶縁膜を貫通す る接続孔と、

この接続孔内に形成されるとともに前記第2の層と同一 の材料により構成された導電性接続層と、

前記絶縁膜の前記第1の層に対応する位置に設けられ前 記絶縁膜を貫通するとともに内部に前記第2の層が形成 された開口部とを備えたことを特徴とするMOS型固体 20 撮像装置。

【請求項2】 前記受光部は複数のマイクロレンズおよ び複数のカラーフィルタの少なくとも一方を備え、前記 複数のマイクロレンズおよび前記複数のカラーフィルタ は前記複数の光電変換素子の各々に対向するよう配置さ れることを特徴とする請求項1記載のMOS型固体撮像 装置。

【請求項3】 前記第1のMOS電界効果トランジスタ のゲート電極と、前記第1の層とは、多結晶シリコンに より構成され、

前記第2の層と、前記導電性接続層とは、多結晶シリコ ンまたは金属を含んで構成されていることを特徴とする 請求項1記載のMOS型固体撮像装置。

【請求項4】 前記第2の層と、前記導電性接続層と は、多結晶シリコン、タングステンシリサイド(WS i), タングステン(W)の少なくとも1種を含んで構 成されていることを特徴とする請求項3記載のMOS型 固体撮像装置。

【請求項5】 前記絶縁膜は、二酸化シリコン(SiO 2 ) および酸化シリコン系材料の少なくとも一方により 構成されていることを特徴とする請求項1記載のMOS 型固体撮像装置。

【請求項6】 前記受光部および前記周辺回路部と前記 絶縁膜との間に、シリコン窒化膜を有することを特徴と する請求項1記載のMOS型固体撮像装置。

【請求項7】 前記接続孔および前記開口部の内面は、 タングステン(W), 窒化タングステン(WN), チタ ン (Ti) および窒化チタン (TiN) のうち少なくと も1種により構成された密着層により覆われていること を特徴とする請求項1記載のMOS型固体撮像装置。

【請求項8】 前記光電変換素子は、フォトダイオード であることを特徴とする請求項1記載のMOS型固体撮 像装置。

【請求項9】 前記第1のMOS電界効果トランジスタ または前記第2のMOS電界効果トランジスタを電気的 に分離するための素子分離膜を備え、

前記導電性接続層は、前記素子分離膜および前記不純物 領域のうち少なくとも一方に対応する位置に形成された ことを特徴とする請求項1記載のMOS型固体撮像装

【請求項10】 前記素子分離膜は、LOCOSまたは STIにより形成されたものであることを特徴とする請 求項9記載のMOS型固体撮像装置。

【請求項11】 前記導電性接続層は、前記第1のMO S電界効果トランジスタの不純物領域に対応して形成さ れた局所配線であることを特徴とする請求項1記載のM OS型固体撮像装置。

【請求項12】 基板上に、第1のMOS電界効果トラ ンジスタのゲート電極と第2のMOS電界効果トランジ スタのゲート電極の第1の層とを形成する工程と、

前記第1のMOS電界効果トランジスタのゲート電極に 対応する一対の不純物領域および前記第2のMOS電界 効果トランジスタのゲート電極に対応する他の一対の不 純物領域を形成することにより、前記第1のMOS電界 効果トランジスタの一対の不純物領域の一方を兼ねる光 電変換素子および前記第1のMOS電界効果トランジス タを含む受光部と前記第2の電界効果トランジスタを含 む周辺回路部とを形成する工程と、

前記周辺回路部および前記受光部を絶縁膜により覆う工 30 程と、

前記絶縁膜の所定の位置に前記絶縁膜を貫通する接続孔 を形成するとともに、前記絶縁膜の前記第1の層に対応 する位置に前記絶縁膜を貫通する開口部を形成する工程

前記開口部内に前記第2のMOS電界効果トランジスタ のゲート電極の第2の層を形成するとともに、前記接続 孔内に前記第2の層と同一の材料により導電性接続層を 形成する工程とを含むことを特徴とするMOS型固体撮 像装置の製造方法。

【請求項13】 前記第2の層および前記導電性接続層 を形成する工程において、エッチバック法および化学機 械研磨法の少なくとも一方を用いることを特徴とする請 求項12記載のMOS型固体撮像装置の製造方法。

【請求項14】 前記第1のMOS電界効果トランジス タのゲート電極と前記第1の層とを形成する工程を、多 結晶シリコンの反応性イオンエッチングにより行うこと を特徴とする請求項12記載のMOS型固体撮像装置の 製造方法。

【請求項15】 前記絶縁膜に前記貫通孔を形成する工 50 程を、反応性イオンエッチングにより行うことを特徴と

する請求項12記載のMOS型固体撮像装置の製造方 法。

【請求項16】 前記第2の層と、前記導電性接続層と を、多結晶シリコンまたは金属を含んで構成することを 特徴とする請求項12記載のMOS型固体撮像装置の製 造方法。

【請求項17】 前記第2の層と、前記導電性接続層と を、多結晶シリコン、タングステンシリサイド(WS i), タングステン(W) の少なくとも1種を含んで構 成することを特徴とする請求項16記載のMOS型固体 10 撮像装置の製造方法。

【請求項18】 前記絶縁膜を、二酸化シリコンおよび 酸化シリコン系材料の少なくとも一方により構成するこ とを特徴とする請求項12記載のMOS型固体撮像装置 の製造方法。

【請求項19】 前記接続孔および前記開口部を形成す る工程において、前記接続孔および前記開口部の内面 に、タングステン(W), 窒化タングステン(WN), チタン(Ti)および窒化チタン(TiN)のうち少な くとも1種により構成された密着層を形成することを特 徴とする請求項12記載のMOS型固体撮像装置の製造 方法。

【請求項20】 前記光電変換素子としてフォトダイオ ードを形成することを特徴とする請求項12記載のMO S型固体撮像装置の製造方法。

【請求項21】 前記導電性接続層として、前記ゲート 電極とこのゲート電極に対応する前記不純物領域とを接 続する局所配線を形成することを特徴とする請求項12 記載のMOS型固体撮像装置の製造方法。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、ビデオカメラ、ス チルカメラ、監視カメラおよび車載カメラなどの画像入 力装置、または、携帯電話などのモバイル機器に搭載さ れるカメラ機能として好適なMOS型固体撮像装置およ びその製造方法に係り、特に、信号処理回路などの周辺 回路と受光部とを同一の半導体基板上に混載するととも に周辺回路をCMOSFET(相補型MOS電界効果ト ランジスタ)を用いて構成したCMOSイメージセンサ などのMOS型固体撮像装置およびその製造方法に関す 40 る。

#### [0002]

【従来の技術】従来より、民生用のデジタルスチルカメ ラまたは携帯電話等に用いる固体撮像装置として、CC D (Charge Coupled Device ; 電荷結合デバイス) を用 いたCCDイメージセンサ、MOS型固体撮像装置など が開発されている。MOS型固体撮像装置は、フォトダ イオードなどの光電変換素子にスイッチング素子として MOSFET (MOS電界効果トランジスタ)を接続し たものである。このような固体撮像装置においては、近 50 スクとして、例えばRIEにより高温タングステンシリ

年、携帯性の面で小型化、軽量化、低消費電力化に関す る要求が高まっており、これに応えるべく、従来、別チ ップで形成されていた信号処理回路や駆動回路などの付 加機能装置を、周辺回路としてオンチップ(On chip) 化する技術の開発が進められている。

【0003】この技術開発で注目を集めているのがCM OSイメージセンサ (相補型MOSイメージセンサ) で ある (IEEE Trans. On Electron Devices, 44, 10 pp16 89-1698)。CMOSイメージセンサは、被写体の光情 報を検出しデジタル信号として出力する受光部と、信号 処理回路、駆動回路などの周辺回路とをオンチップ化 し、通常のCMOS LSI (Large Scale Integrated Circuit)プロセス技術を用いて製造したMOS型固体 撮像装置である。CMOSイメージセンサでは、周辺回 路部はMOSFETにより構成され、汎用DRAM(Dv namic Random Access Memory) , ロジック/DRAM混 載デバイスなどのプロセスをそのまま流用して作製する ことが可能である。また、オンチップ化により、ビデオ カメラ, デジタルスチルカメラ等において部品点数の削 減による小型化、軽量化および低コスト化が実現され る。さらに、周辺回路がCMOS構成であることから低 消費電力化も可能で、最近では携帯電話などモバイル機 器への搭載に向けて開発が行われている。

【0004】従来、CMOSイメージセンサの製造プロ セスは、例えば、図24および図25に示したように行 われている。このCMOSイメージセンサ110は、例 えばロジック/DRAM混載デバイスで用いられている ゲート電極構造および作製方法をCMOSイメージセン サに流用して製造した場合の例であり、受光部110A 30 および周辺回路部110Bともにゲート電極を多結晶シ リコン(Si)およびタングステンシリサイド(WS i) の積層構造とし、RIE (Reactive Ion Etching: 反応性イオンエッチング)により形成している。なお、 図24および図25において、二点鎖線の左側は受光部 110A、右側は周辺回路部110Bを表している。 【0005】まず、例えばn型シリコン(Si)よりな る基板111に例えばLOCOS(Local Oxidation of Silicon) 技術により、例えば熱酸化シリコンよりなる 例えば厚さ200mmの素子分離膜112を形成する。 なお、LOCOSの代わりにSTI (Shallow Trench I solation)などの分離方法を用いてもよい。その後、図 24 (A) に示したように、ウェル領域113を形成 し、ゲート絶縁膜114を形成する。

【0006】次いで、例えば厚さ100nmの多結晶シ リコン膜115および例えば厚さ100nmの高温タン グステンシリサイド膜116を順に成膜し、さらに図示 しないフォトレジスト層を形成し、このフォトレジスト 層をゲート電極117のパターンに従って選択的に除去 し、その後、パターニングされたフォトレジスト層をマ サイド膜116,多結晶シリコン膜115およびゲート 絶縁膜114を選択的に除去し、ゲート電極117を形 成する。その後、不純物の選択的注入により、図24 (B)に示したように、不純物領域118を形成する。 これにより、受光部110Aにはフォトダイオード11 9およびこのフォトダイオード119のスイッチング素 子としてのMOSFET120Aを形成するとともに、 周辺回路部110Bを構成するMOSFET120Bを 形成する。フォトダイオード119はMOSFET12 0Aのソースを兼ねる。不純物領域118に注入される 10 不純物は、NMOSFETの形成には例えばヒ素(A s)、PMOSFETの形成には例えばホウ素(B)ま たは二フッ化ホウ素(BF2)などを用いる。

【0007】さらに、例えばCVD (Chemical Vapor Deposition; 化学気相成長) 法により、基板111の全面を被覆するように、例えば厚さ50nmのシリコン窒化膜121の形成は、例えば、 $SiH_2$   $Cl_2$  を流量50sccm、NHs を流量200sccm,  $N_2$  を流量200sccmで供給し、圧力70Paの $SiH_2$   $Cl_2$  とNHs と $N_2$  との混合雰囲気とし、基板温度760 Cにて行う。

【0008】続いて、例えば厚さ1000nmのBPSG(Boro-Phospho Silicate Glassfilm)よりなる層間絶縁膜122を例えばCVD法により成膜する。層間絶縁膜122の形成は、例えば、O3流量720mg/分、リン(P)流量120mg/分、ホウ素流量90mg/分、常圧、520℃にて行う。その後、例えばN2雰囲気中において850℃で10分間リフロー処理を行い、さらにCMP(Chemical Mechanical Polishing;化学機械研磨)により例えば400nm研磨し、図25(A)に示したように、層間絶縁膜122の表面を平坦化する。

【0009】次いで、図示しないフォトレジスト層を形 成し、このフォトレジスト層を接続孔(コンタクト)1 23のパターンに従って選択的に除去する。パターニン グされたフォトレジスト層をマスクとして、例えばマグ ネトロンRIE装置を用いたコンタクトRIEにより、 層間絶縁膜122およびシリコン窒化膜121を順次エ ッチング除去する。層間絶縁膜122のエッチングは、 例えば、C<sub>4</sub> F<sub>8</sub> を流量8 s c c m、COを流量50 s ccm、Arを流量300sccm、O2を流量5sc cmで供給し、圧力6. 2 PaのC, F。とCOとAr とO2 との混合雰囲気とし、RF電源により1700W の出力にて電圧を印加し、オーバーエッチ率30%にて 行う。続いて、シリコン窒化膜121のエッチングは、 例えば、CHF<sub>3</sub>を流量40sccm、COを流量16 Osccm、Ozを流量14sccmで供給し、圧力 6. 2 PaのCHF; とCOとO2 との混合雰囲気と し、RF電源により1700Wの出力にて電圧を印加 し、オーバーエッチ率50%にて行う。こうして、直径 50 0. 55 μmの円柱形の接続孔123を形成する。

【0010】その後、フォトレジスト層を除去し、接続孔123の内面に金属よりなる密着層124を例えばスパッタ法により成膜する。密着層124は、例えば、以下のようにして形成する。まず、例えば、Arを流量35sccmで供給し、圧力0.52PaのAr雰囲気とし、投入電力8kW、300℃にて、例えば厚さ30nmのチタン(Ti)層を形成する。次に、例えば、N2を流量42sccm、Arを流量21sccmで供給し、圧力0.78PaのN2とArとの混合雰囲気とし、投入電力6kW、300℃で、例えば厚さ70nmの窒化チタン(TiN)層を形成する。チタン層および窒化チタン層を形成した後、例えばN2雰囲気中で、650℃、圧力101325Pa(1atm)で30秒間ランプアニール処理を行う。

【0011】その後、図25 (B)に示したように、内面に密着層124が形成された接続孔123内に、例えばタングステン (W)よりなる接続プラグ125を形成する。まず、例えば厚さ600nmのタングステン層を例えば非選択CVD(ブランケットCVD)法により成膜する。成膜条件は、例えば、WF。を流量40sccm、H2を流量は400sccm、Arを流量2250sccmで供給し、圧力10.7kPaのWF。とH2とArとの混合雰囲気、成膜温度450℃とする。最後に、例えばマグネトロンRIE装置を用いたRIEにより、タングステン層の全面エッチバックを行う。

【0012】このエッチバック工程は、接続プラグ12 5となるタングステン層のエッチングを行う第1ステッ プ、密着層124をエッチングする第2ステップ、およ びオーバエッチングを行う第3ステップにより行われ る。第1ステップのタングステン層のエッチングは、S F。を流量110sccm、Arを流量90sccm、 Heを流量5sccmで供給し、圧力45.5PaのS F<sub>6</sub> とArとHeとの混合雰囲気とし、RF電源により 出力275Wで行う。第2ステップの密着層124のエ ッチングは、Arを流量75sccm、C12を流量5 sccmで供給し、圧力6.5PaのArとCl2との 混合雰囲気とし、RF電源により出力250Wで行う。 第3ステップのオーバーエッチングは、SF。を流量2 Osccm、Arを流量10sccm、Heを流量1s ccmで供給し、圧力32.5PaのSF。とArとH e との混合雰囲気とし、RF電源により出力70Wで行

#### [0013]

30

【発明が解決しようとする課題】しかしながら、最近では受光部と周辺回路とを単にオンチップ化するだけでなく、オンチップ化されたCMOSイメージセンサでも高画質化、小型化および低消費電力化が求められるようになり、受光部(画素領域)の多画素化ないし微細化、および低消費電力化が必要とされている。例えば高画質化

については、再生画像の画質劣化(白点欠陥や暗電流などによるいわゆる出力値の浮き)を抑制する目的で、MOSFETのゲート電極を多結晶シリコンよりなる単層構造としたCMOSイメージセンサが知られている。

【0014】しかしながら、多結晶シリコンの単層構造 のゲート電極は、受光部においては再生画像の画質劣化 を抑制する効果があるものの、周辺回路部においてはゲ ート電極が低抵抗化されず、高速動作, 多機能化, 低消 費電力化などに限界が生じてしまう。周辺回路部のゲー ト電極を低抵抗化するためには、図24および図25を 10 参照して説明したように、従来の汎用DRAM (Dynami c Random Access Memory), ロジック/DRAM混載デ バイスなどのプロセスに倣って、ゲート電極に、多結晶 シリコンとタングステンシリサイド (WSi) 膜との積 層構造を採用することが考えられる。あるいは、ゲート 電極に、昨今開発されているタングステン膜を使用した ポリメタルゲート, ダマシン (Damascene ) ゲートを使 用することも可能である。なお、CCDを用いた撮像装 置に関しても、ゲート電極を多結晶シリコンとシリサイ ドとの積層構造とすることによりゲート電極が低抵抗化 20 され、転送効率向上が可能となることが知られている (例えば、特開平5-114617号公報、特開平5-315588号公報)。

【0015】ただし、このようなゲート電極構造を受光 部においても一律に採用すると、受光部において、多結 晶シリコン単層構造のゲート電極により再生画像の画質 劣化の抑制を図ることはできない。

【0016】つまり、従来のCMOSイメージセンサ開発においては、高画質化要求と周辺回路の機能向上の要請とが相反しており、一方のために他方を犠牲にする結 30果となっている。もちろん、受光部と周辺回路部とでゲート電極構造の造り分けを行い、例えば、受光部では多結晶シリコンの単層構造のゲート電極、周辺回路部では多結晶シリコン膜とタングステンシリサイド膜との積層構造のゲート電極を用いることができればそれに越したことはない。従来、受光部と周辺回路部とでゲート電極を造り分ける最も容易なプロセスは、例えば、以下のように行われている。

【0017】まず、図26 (A) に示したように、基板111に素子分離膜112、ウェル領域113およびゲート絶縁膜114を形成し、基板111の全面に多結晶シリコン膜115とタングステンシリサイド膜116を順に成膜する。

【0018】次いで、図26 (B) に示したように、周辺回路部110Bをフォトレジスト膜141によりマスキングし、受光部110Aのタングステンシリサイド膜116をエッチングする。

【0019】フォトレジスト膜141を除去した後、図27(A)に示したように、別のフォトレジスト膜14 2により受光部110Aをマスキングし、周辺回路部150 10Bのタングステンシリサイド膜116, 多結晶シリコン膜115およびゲート絶縁膜114を順にエッチングし、積層構造のゲート電極117Bを形成する。

【0020】フォトレジスト膜142を除去し、続いて、図27(B)に示したように、さらに別のフォトレジスト層143により周辺回路部110Bをマスキングし、受光部110Aの多結晶シリコン膜115をエッチングして、単層構造のゲート電極117Aを形成する。なお、工程順としては、図26(A)の工程に続いて図27(A)に示したゲート電極117Bの形成を行い、その後、図26(B)に示した受光部110Aのタングステンシリサイド膜116のエッチングを行うようにしてもよい。

【0021】しかし、このような従来のゲート電極造り分けプロセスでは、図26(B)に示した受光部110 Aのタングステンシリサイド膜116のエッチング工程において多結晶シリコン膜115が膜減りしてしまうという問題がある。これは、通常、タングステンシリサイド膜をエッチングする場合、素子分離膜112の段差を考慮するとともに画質向上のためにタングステンシリサイド膜116を完全にエッチングして除去する必要があるので、オーバーエッチングが必要となることによる。また、エッチングガスにC12やHBr等のハロゲンガスを使用することから、シリコンに対する選択比が確保できず、多結晶シリコン膜115を所望の膜厚で均一に残すことが非常に困難となるからである。

【0022】さらに、上記のような従来のゲート電極造り分けプロセスでは、ゲート電極117A, 117Bがエッチングやレジスト剥離(アッシング)で使用するプラズマに何度も曝されてしまうことから、 $P^2$  ID (P1 asma Process Induced Damage )の影響によるゲート絶縁膜 114の破壊など半導体素子の信頼性低下を招く虞もある。

【0023】なお、CCDを用いた撮像装置に関して、CCDを含む画素部とMOS素子を含む周辺回路部とでゲート電極の膜厚を変える製造プロセスが提案されている(例えば、特開平7-211883号公報、特に図47参照)。この製造プロセスは、フォトレジストを用いたマスキングを用いる点では図26および図27と同様であるが、ゲート絶縁膜の破壊および多結晶シリコンの膜厚変化を防ぐため、シリコン窒化膜よりなる拡散・反応防止膜を設けるようにしている。

【0024】すなわち、まず、基板上に、第1のゲート 絶縁膜、多結晶シリコンよりなる第1の電極材料膜、シ リコン窒化膜よりなる拡散・反応防止膜を順に形成す る。その後、これらの膜の画素部以外の部分をエッチン グにより除去し、周辺回路部の基板を露出させて、熱酸 化により周辺回路部に第2のゲート絶縁膜を形成する。 さらに、基板全面に多結晶シリコンよりなる第2の電極 材料膜を形成し、所望の形状にパターニングして、画素

部および周辺回路部それぞれのゲート電極を形成する。 これにより、画素部のゲート電極は、第1の電極材料膜 と第2の電極材料膜との間にシリコン窒化膜よりなる拡 散・反応防止膜を挿入した積層構造となる一方、周辺回 路部のゲート電極は第2の電極材料膜のみの単層構造と なり、画素部のゲート電極の膜厚を周辺回路部のゲート 電極よりも大きくすることができる。

【0025】この製造プロセスでは、第1のゲート絶縁膜および第1の電極材料膜をシリコン窒化膜よりなる拡散・反応防止膜で覆うことにより、第2のゲート絶縁膜10形成に伴う熱酸化工程,フォトレジスト塗布または除去,エッチング工程等に対して、第1のゲート絶縁膜および第1の電極材料膜(多結晶シリコン)の保護を図っている。しかしながら、このシリコン窒化膜は絶縁性であるので、第1の電極材料膜および第2の電極材料膜とを電気的に接続するための第3の電極材料膜の形成およびパターニングが必要になり、構成および工程が複雑になる。

【0026】このように、従来では、受光部と周辺回路部とにおいてゲート電極を単層、積層構造とそれぞれ造20分けすることは困難であり、昨今のCMOSイメージセンサの開発は画質向上か、あるいは周辺回路の性能向上か、どちらかを選択することを余儀なくされている。【0027】本発明はかかる問題点に鑑みてなされたもので、その目的は、同一基板上で受光部には単層構造のゲート電極、周辺回路部には積層構造のゲート電極を高精度で作製し、簡単な工程および構成で受光部の高画質化と周辺回路部の性能向上とを両立させることができるMOS型固体撮像装置およびその製造方法を提供することにある。30

#### [0028]

【課題を解決するための手段】本発明によるMOS型固 体撮像装置は、基板上にマトリクス状に配置された複数 の光電変換素子、ならびに、この複数の光電変換素子の 各々に対応して設けられるとともに単層構造のゲート電 極およびこのゲート電極に対応する一対の不純物領域を 有する第1のMOS電界効果トランジスタを備えた受光 部と、少なくとも第1の層および第2の層を含む積層構 造のゲート電極ならびにこのゲート電極に対応する他の 一対の不純物領域を有する第2のMOS電界効果トラン 40 ジスタを備えるとともに基板上の前記受光部の周辺に形 成される周辺回路部と、この周辺回路部および受光部を 覆う絶縁膜と、この絶縁膜の所定の位置に設けられ絶縁 膜を貫通する接続孔と、この接続孔内に形成されるとと もに第2の層と同一の材料により構成された導電性接続 層と、絶縁膜の第1の層に対応する位置に設けられ絶縁 膜を貫通するとともに内部に第2の層が形成された開口 部とを備えたものである。導電性接続層としては、MO S電界効果トランジスタのソースおよびドレインとなる

域上に裏打ちして不純物領域の低抵抗化を行う裏打ち配 線(BMD; Buried Metal Diffusion)、または不純物 領域とワード線との間を結ぶ局所配線などが含まれる。 受光部は複数のマイクロレンズおよび複数のカラーフィ ルタの少なくとも一方を備え、複数のマイクロレンズお よび複数のカラーフィルタは複数の光電変換素子の各々 に対向するように配置されていることが好ましい。第1 のMOS電界効果トランジスタのゲート電極と第2のM OS電界効果トランジスタの第1の層とは多結晶シリコ ンにより構成され、第2の層と導電性接続層とは多結晶 シリコンまたは金属を含んで構成されていることが、受 光部における画質向上と周辺回路部における高速動作お よび性能向上とを両立させるという観点から好ましい。 【0029】本発明によるMOS型固体撮像装置の製造 方法は、基板上に、第1のMOS電界効果トランジスタ のゲート電極と第2のMOS電界効果トランジスタのゲ ート電極の第1の層とを形成する工程と、第1のMOS 電界効果トランジスタのゲート電極に対応する一対の不 純物領域および第2のMOS電界効果トランジスタのゲ ート電極に対応する他の一対の不純物領域を形成するこ とにより、第1のMOS電界効果トランジスタの一対の 不純物領域の一方を兼ねる光電変換素子および第1のM OS電界効果トランジスタを含む受光部と第2の電界効 果トランジスタを含む周辺回路部とを形成する工程と、 周辺回路部および受光部を絶縁膜により覆う工程と、絶 縁膜の所定の位置に絶縁膜を貫通する接続孔を形成する とともに、絶縁膜の第1の層に対応する位置に絶縁膜を 貫通する開口部を形成する工程と、開口部内に第2のM OS電界効果トランジスタのゲート電極の第2の層を形 30 成するとともに、接続孔内に第2の層と同一の材料によ

【0030】本発明によるMOS型固体撮像装置では、同一の基板上に受光部と周辺回路部が形成され、受光部の第1のMOS電界効果トランジスタのゲート電極は単層構造、周辺回路部の第2の電界効果トランジスタのゲート電極は少なくとも第1の層および第2の層を含む積層構造であり、第2の層と導電性接続層とは同一の材料により構成されているので、受光部と周辺回路部とでゲート電極の構造が異なるにもかかわらず材料、構成および製造工程が簡素化されている。また、第2の層は、受光部と周辺回路部とを覆う絶縁膜の第1の層に対応する位置に設けられ絶縁膜を貫通する開口部内に形成されるので、第1の層と第2の層との電気的接続のために別の層を追加して設ける必要はない。

り導電性接続層を形成する工程とを含むものである。

もに第2の層と同一の材料により構成された導電性接続 層と、絶縁膜の第1の層に対応する位置に設けられ絶縁 膜を貫通するとともに内部に第2の層が形成された開口 部とを備えたものである。導電性接続層としては、MO S電界効果トランジスタのソースおよびドレインとなる 不純物領域と上部金属配線層との接続プラグ、不純物領 50 【0031】本発明によるMOS型固体撮像装置の製造 方法では、第1の電界効果トランジスタの第1の層とを形成し、こ 第2の電界効果トランジスタの第1の層とを形成し、こ れらを絶縁膜により覆った後に、絶縁膜に接続孔および 開口部を同時に形成し、この接続孔および開口部内に同 一の材料により第2の層および導電性接続層を形成する

ようにしたので、第1の電界効果トランジスタの単層構 造のゲート電極と第2の電界効果トランジスタの積層構 造のゲート電極とを、簡単な工程で同一の基板上に造り 分けることができる。また、第1の電界効果トランジス タのゲート電極が形成された後は絶縁膜により保護され るので、従来のようなタングステンシリサイド膜による 膜減りの虞がなく、第1の電界効果トランジスタの単層 構造のゲート電極を所望の膜厚で精度良く作製すること ができる。

## [0032]

【発明の実施の形態】以下、本発明の実施の形態につい て図面を参照して詳細に説明する。

【0033】[第1の実施の形態]図2は、本発明の第 1の実施の形態に係るMOS型固体撮像装置であるCM OSイメージセンサの概略構成を表している。このCM OSイメージセンサ10は、被写体の光情報を検出し電 気信号として出力する光電変換素子としての複数のフォ トダイオード19を有する受光部10Aを備えており、 この受光部10Aと周辺回路部10Bとが同一の基板1 1上にオンチップ化されている。受光部10Aのフォト ダイオード19は、基板11上にマトリクス状に配置さ れている。これらのフォトダイオード19は、白黒撮像 の場合には各々1個の画素(ピクセル)を構成し、カラ 一撮像の場合には隣接する3個のフォトダイオード19 により1個の画素を構成している。周辺回路部10日 は、例えば信号処理回路や駆動回路等を含んでおり、そ れぞれの回路は例えばCMOS構造のMOSFETによ り構成されている。

【0034】また、図3に示したように、このCMOS イメージセンサ10では、フォトダイオード19の各々 に対向するように、カラーフィルタ26と、開口率向上 のためのマイクロレンズ27とが設けられている。カラ ーフィルタ26は、例えば赤色フィルタ26R、緑色フ ィルタ26Gおよび青色フィルタ26Bがモザイク状あ るいはデルタ状に配置された構成を有している。また、 各フォトダイオード19の境界線に沿って、例えば黒色 に染色された樹脂よりなる反射防止膜28が設けられて いる。カラーフィルタ26 (26R, 26G, 26B) および反射防止膜28は、保護層29により互いに隔て られている。マイクロレンズ27の表面にはトップコー 40 ト層30が形成されている。なお、カラーフィルタ26 およびマイクロレンズ27は、画質向上のため両方設け ることが好ましいが、いずれか一方を設けてもよく、ま たは両方とも省略してもよい。

【0035】図1は、受光部10Aの1個のフォトダイ オード19と、周辺回路部10Bを構成する1個のMO SFETとについて、その構造を対比して表した断面図 である。なお、図1において二点鎖線の左側は受光部1 0 A、右側は周辺回路部10 Bを表している。

々には、スイッチング素子としての第1のMOSFET 20 Aが接続されている。一方、周辺回路部10 Bは、 第2のMOSFET20Bにより構成されている。第1 のMOSFET20Aおよび第2のMOSFET20B は同一の基板11に形成されたウェル領域13に形成さ れており、隣接する第1のMOSFET20Aおよび第 2のMOSFET20Bは、素子分離膜12により互い に分離されている。基板11は、半導体基板、例えばn 型シリコン基板である。素子分離膜12は、例えば厚さ 10 が200nmであり、熱酸化シリコンにより構成されて

【0037】第1のMOSFET20Aは、例えば、単 層構造を有するゲート電極17Aと、その両側に形成さ れた一対の不純物領域18Aとを有している。フォトダ イオード19は、第1のMOSFET20Aの不純物領 域18Aの一方であるソースを兼ねている。ゲート電極 17Aは、例えば、リン(P)などの不純物を含む多結 晶シリコンにより構成されており、厚さは例えば100 nmである。なお、ゲート電極17Aと基板11との間 には、例えば厚さ8mmのゲート絶縁膜14が設けられ ている。

【0038】第2のMOSFET20Bは、第1の層1 7B1および第2の層17B2の積層構造のゲート電極 17日と、その両側に形成された一対の不純物領域18 Bとを有している。第1の層17B1は、ゲート電極1 7 Aと同様、例えば、リンなどの不純物を含む多結晶シ リコンにより構成されている。

【0039】受光部10Aおよび周辺回路部10Bは、 例えば絶縁膜22A,22Bにより覆われている。絶縁 膜22A, 22Bは、例えば二酸化シリコンまたはLP -TEOS (Low-Pressure Tetraethoxysilane) または BPSGなどの酸化シリコン系材料により構成されてい る。絶縁膜22Aの厚さは例えば500nmであり、絶 縁膜22Bの厚さは例えば500nmである。なお、絶 縁膜22A,22Bの上には、図示しない上部配線層が 配設されるとともに、図3に示したカラーフィルタ2 6,マイクロレンズ27,反射防止膜28,トップコー ト層30等が設けられるが、これらは図1では省略され ている。

【0040】絶縁膜22Aの所定の位置、例えば素子分 離膜12の上には、絶縁膜22Aを貫通する接続孔23 が形成されている。また、絶縁膜22Aの第1の層17 B1に対応する位置には、絶縁膜22Aを貫通する開口 部23Bが設けられている。接続孔23および開口部2 3 Bの内面は、密着層 2 4 により覆われている。密着層 24は、例えばタングステン, 窒化タングステン, チタ ンまたは窒化チタンのうち少なくとも1種により構成さ れている。

【0041】接続孔23内には、例えば図示しない上部 【0036】受光部10Aのフォトダイオード19の各 50 配線層との電気的接続をとるための接続プラグとして、

.4

導電性接続層25が形成されている。開口部23B内には、ゲート電極17Bの第2の層17B2が形成されている。導電性接続層25と、第2の層17B2とは、同一の材料により構成されており、例えば、多結晶シリコンまたは金属を含んで構成されている。より具体的には、リンなどの不純物を含む多結晶シリコン、タングステンシリサイドあるいはタングステン、またはこれらの複合膜により構成されている。

【0042】次に、図4ないし図8、ならびに先に説明した図1および図3を参照して、CMOSイメージセン 10サ10の製造方法について説明する。

【0043】まず、図4(A)に示したように、例えば n型シリコン(Si)よりなる基板11に例えばLOC OS (Local Oxidation of Silicon) 技術により、例えば熱酸化シリコンよりなる例えば厚さ200nmの素子分離膜12を形成する。その後、素子分離膜12を形成する。その後、素子分離膜13を形成する。不純物としては例えばB イオンを用い、例えば注入エネルギー850kev、ドーズ量 $5\times10^{12}$ ions/cm² で拡散させる。

【0044】次いで、図4(B)に示したように、基板 11の表面を熱酸化して、熱酸化シリコンよりなる例えば厚さ8nmのゲート絶縁膜14を形成し、その後、例えば不純物を含む多結晶シリコンよりなる例えば厚さ100nmの多結晶シリコン膜15を成膜する。

【0045】続いて、図示しないフォトレジスト層を形成し、このフォトレジスト層をゲート電極17A,17Bのパターンに従って選択的に除去し、その後、パターニングされたフォトレジスト層をマスクとして、例えばRIEにより多結晶シリコン膜15およびゲート絶縁膜14を選択的に除去し、図5(A)に示したように、第1のMOSFET20Aのゲート電極17Aおよび第2のMOSFET20Bのゲート電極17Bの第1の層17B1を形成する。このエッチングは、例えばTCP

(Transformer Coupled Plasma;登録商標)型エッチング装置を用い、Cl2を流量70sccm、HBrを流量105sccm、O2を流量10sccmで供給し、圧力1Pa(7.5mTorr)のCl2とHBrとO2との混合雰囲気とし、300Wの出力にて行う。終点検出(EPD)後、さらに30%のオーバーエッチングを行う。

【0046】その後、図5(A)に示したように、不純物の選択的注入により、不純物領域18A, 18Bを形成する。これにより、受光部10Aにはフォトダイオード19およびこのフォトダイオード19のスイッチング素子としてのMOSFET20Aを形成するとともに、周辺回路部10Bを構成するMOSFET20Bを形成する。フォトダイオード19はMOSFET20Aの不純物領域18A, 18Bに注入される不純物は、NMOSFE 50

Tの形成には例えばヒ素 (As)、PMOSFETの形成には例えばホウ素 (B) または二フッ化ホウ素  $(BF_2)$  などを用いる。

【0047】さらに、図5(B)に示したように、基板11の全面を被覆するように、例えば厚さ550nmのLP-TEOSよりなる絶縁膜22Aと、例えば厚さ350nmのBPSGよりなる絶縁膜22Cとを、例えばCVD法により成膜し、リフロー処理を行う。絶縁膜22Aの形成は、例えば、 $N_2$ 流量50mg/分、TEOS流量130mg/分、50Pa、700Cの条件にて行う。絶縁膜22Cの形成は、例えば、 $O_3$ 流量720mg/分、リン流量120mg/分、ホウ素流量90mg/分、常圧、520Cの条件にて行う。また、リフロー処理は、例えば窒素( $N_2$ )雰囲気中において850Cで10分間行う。

【0048】続いて、図6(A)に示したように、CM Pにより例えば400nm研磨し、絶縁膜22Aの表面を平坦化する。このCMP工程は、研磨液としてシリカ粒子を14重量%含むKOH水溶液を用い、この研磨液を150ml/分の流量で供給しつつ、研磨プレートを回転数20rpm、基板11を保持する試料台を回転数280rpmでそれぞれ回転させ、500gf/cm²の研磨圧力にて行う。

【0049】次いで、図6(B)に示したように、平坦化された絶縁膜22Aの上にフォトレジスト層41を形成し、このフォトレジスト層41を接続孔23および開口部23Bのパターンに従って選択的に除去する。パターニングされたフォトレジスト層41をマスクとして、例えばマグネトロンRIE装置を用いたコンタクトRIEにより、絶縁膜22Aをエッチング除去する。こうして、絶縁膜22Aを貫通する接続孔23を形成するとともに、第1の層17B1に対応する位置に絶縁膜22Aを貫通する開口部23Bを形成する。

【0050】なお、絶縁膜22Aのエッチングによる接続孔23および開口部23Bの形成は、本出願人と同一出願人が先に出願した方法(詳細は、特開平11-288923 号公報参照)により行うことができる。具体的には、絶縁膜22Aのエッチングは、例えば、 $C_1F_8$  を流量8sccm、COを流量50sccm、Arを流量300sccm、 $O_2$  を流量5sccmで供給し、圧力5.3Paの $C_4F_8$  とCOとArと $O_2$ との混合雰囲気とし、RF電源により1700Wの出力にて電圧を印加し、オーバーエッチ率20%にて行う。

【0051】その後、図7(A)に示したように、フォトレジスト層41を除去し、接続孔23および開口部23Bの内面および基板11の表面全体を覆うように、密着層24を例えばスパッタ法により成膜する。密着層24の形成は、例えば以下のようにして行うことができる。まず、例えば、Arを流量35sccmで供給し、

圧力0.52 PaのAr雰囲気とし、投入電力8 kW、300  $\mathbb{C}$  の条件にて、例えば厚さ30 nmのチタン層を形成する。次に、例えば、 $N_2$  を流量42 s c c m、Arを流量21 s c c mで供給し、圧力0.78 Paの $N_2$  とArとの混合雰囲気とし、投入電力6 kW、300  $\mathbb{C}$  で、例えば厚さ70 nmの窒化チタン層を形成する。チタン層および窒化チタン層を形成した後、例えば $N_2$  雰囲気中で、650  $\mathbb{C}$ 、圧力101325 Pa (1 at m) で 30 秒間ランプアニール処理を行う。

【0052】その後、図7(B)に示したように、例え 10 ばタングステンよりなる例えば厚さ600nmの第2の層17B2を、例えば非選択CVD(ブランケットCVD)法により成膜し、内面に密着層24が形成された接続孔23および開口部23Bを埋め込むとともに基板11全体を覆う。導電性接続層25は第2の層17B2と同一の材料により構成されているので、導電性接続層25の成膜と第2の層17B2の成膜とを同時に行うことができる。成膜条件は、例えば、WF。を流量40sccm、H2を流量400sccm、Arを流量2250sccmで供給し、圧力10.7kPaのWF。とH220とArとの混合雰囲気、成膜温度450℃とする。

【0053】続いて、図8(A)に示したように、例えばCMPにより、接続孔23内および開口部23B内以外の第2の層17B2を除去し、絶縁膜22Aの表面を露出させる。これにより、接続孔23内には導電性接続層25が残るとともに、開口部23B内には第2の層17B2が形成される。このCMP工程は、研磨液として例えばSSW2000(商品名)およびH2O2水溶液を混合したものを用い、この研磨液を150ml/分の流量で滴下しつつ、研磨プレートを回転数16rpm、基板11を保持する試料台を回転数280rpmでそれぞれ回転させ、研磨圧力70gf/cm²として行い、研磨量としては終点検出(EPD)後、さらに10%のオーバー研磨を行う。

【0054】さらに、図8(B)に示したように、開口部23B以外をフォトレジスト層42により覆い、導電性接続層25および密着層24のエッチバックを行い、導電性接続層25の厚みと第2の層17B2の厚みとを同一にする。このように導電性接続層25と第2の層17B2の厚みを揃えるのは、第2の層17B2の厚みが変わると抵抗値も変わるので、素子特性のばらつきを抑えるために厚みを揃える必要があるからである。このエッチバック工程は、導電性接続層25のエッチングを行う第1ステップと、密着層24をエッチングする第2ステップとにより行われる。第1ステップの導電性接続層25のエッチングは、SF。を流量110sccm、Arを流量90sccm、Heを流量5sccmで供給し、圧力45.5PaのSF。とArとHeとの混合雰囲気とし、RF電源により出力275Wの条件で行う。

は例えば100nmとする。第2ステップの密着層24のエッチングは、Arを流量75sccm、 $Cl_2$ を流量5sccmで供給し、圧力6.5PaのArと $Cl_2$ との混合雰囲気とし、RF電源により出力250Wで行う。

【0055】これにより、図8(B)に示したように、開口部23B内に第2の層17B2が形成される。これにより、第1のMOSFET20Aのゲート電極17Aを単層構造として形成するとともに、第2のMOSFET20Bのゲート電極17B2との積層構造として形成することができる。

【0056】その後、フォトレジスト層42を除去し、図1に示したように、例えばTEOSなどの酸化シリコン系材料よりなる例えば厚さ500nmの絶縁膜22Bを形成し、図示しない上部配線層を形成する。さらに、図3に示したように、保護層29,反射防止膜28,カラーフィルタ26,マイクロレンズ27およびトップコート層30を配設する。こうして、CMOSイメージセンサ10が完成する。

【0057】このように、本実施の形態では、同一の基 板11上に受光部10Aと周辺回路部10Bを形成する ことにより小型化および軽量化が促進されることは勿論 であるが、そればかりでなく、受光部10Aの第1のM OSFET20Aのゲート電極17Aは単層構造、周辺 回路部10Bの第2のMOSFET30Bのゲート電極 17日は第1の層17日1と第2の層17日2との積層 構造であり、第2の層17B2と導電性接続層25とは 同一の材料により構成されているので、ゲート電極17 30 A, 17Bの構造が異なるにもかかわらず材料、構成お よび製造工程が簡素化されている。さらにまた、ゲート 電極17日の第2の層17日2は、絶縁膜22Aの第1 の層17B1に対応する位置に設けられるとともに絶縁 膜22Aを貫通する開口部23B内に形成されるので、 第1の層17B1と第2の層17B2との間には絶縁膜 22Aは介在せず、第1の層17B1と第2の層17B 2との電気的接続のために別の層を追加して設ける必要 はない。

【0058】また、本実施の形態では、各フォトダイオード19に対向するようカラーフィルタ26およびマイクロレンズ27を配設したので、白黒撮像だけでなくカラー撮像が可能となるとともに、開口率を向上させることができる。

行う第1ステップと、密着層24をエッチングする第2ステップとにより行われる。第1ステップの導電性接続 層25のエッチングは、SFፍを流量110sccm、Arを流量90sccm、Heを流量5sccmで供給 し、圧力45.5PaのSF。とArとHeとの混合雰 囲気とし、RF電源により出力275Wの条件で行う。 電極17Bが、多結晶シリコンよりなる第1の層17B この第1ステップでの導電性接続層25のエッチング量 50 1と、例えばタングステンなどの金属を含んで構成され

た第2の層17B2との積層構造となっているので、ゲート電極17Bが低抵抗化され、周辺回路部10Bの高速動作,低消費電力化および機能向上を図ることができる。

【0060】さらに、本実施の形態では、まず第1のMOSFET20Aのゲート電極17Aと第2のMOSFET20Bのゲート電極17Bの第1の層17B1とを形成し、これらを絶縁膜22Aにより覆った後に、絶縁膜22Aに接続孔23および開口部23Bを同時に形成し、この接続孔23および開口部23B内に同一の材料10により第2の層17B2および導電性接続層25を形成するようにしたので、簡単な工程で単層構造のゲート電極17Aと積層構造のゲート電極17Bとを同一の基板11上に造り分けることができ、導電性接続層も第2の層と同時に形成することができる。また、ゲート電極17Aが形成された後は絶縁膜22Aにより保護されるので、従来のようなタングステンシリサイド膜のエッチングによる膜減りの虞がなく、単層構造のゲート電極17Aを所望の膜厚で精度良く作製することができる。

【0061】加えて、第2の層17B2の形成の際には 20 CMP法およびエッチバック法を用いたので、いったん CMP法で平坦化し、絶縁膜22Aの表面を基準として第2の層17B2および導電性接続層25の厚みを決め、さらに第2の層17B2のみ別マスクを用いてエッチングすることにより、第2の層17B2および導電性接続層25の厚みを揃えることができる。したがって、エッチバック法のみによる場合と異なり、第2の層17B2と導電性接続層25との厚みのばらつきを避けることができる。

【0062】 [第2の実施の形態] 次に、本発明の第2の実施の形態に係るMOS型固体撮像装置であるCMOSイメージセンサについて、図9ないし図13を参照して説明する。本実施の形態に係るCMOSイメージセンサは、素子分離膜12をSTI (Shallow Trench Isolation) により形成したことにおいて第1の実施の形態に係るCMOSイメージセンサ10と異なっており、その他は、第1の実施の形態と同一の構成、作用および効果を有している。よって、同一の構成要素には同一の符号を付し、ここではその詳細な説明を省略する。

【0063】図9は、本実施の形態に係るMOS型固体 40 撮像装置であるCMOSイメージセンサにおいて、受光 部10Aの1個のフォトダイオード19およびこれに対 応する第1のMOSFET20Aと、周辺回路部10B を構成する第2のMOSFET20Bとについて、その 構造を対比して表した断面図である。上述したように、 素子分離膜12はSTIにより形成され、その深さは例 えば300nmとなっている。これ以外の構成要素および材料は第1の実施の形態において図1を参照して説明したのと同様であるので、図9において図1と同一の構成要素には同一の符号を付し、その詳細な説明は省略す 50

る。なお、絶縁膜22A,22Bの上には、第1の実施の形態と同様に、図示しない上部配線層が配設されるとともに、図3に示したカラーフィルタ26,マイクロレンズ27,反射防止膜28,トップコート層30等が設けられるが、これらは図9では省略されている。

【0064】次に、図10ないし図13を参照して、図9に示したCMOSイメージセンサの製造方法について説明する。

【0065】まず、図10 (A) に示したように、例えば n型シリコン (Si) よりなる基板11に例えばSTIにより、深さ300 nmの素子分離膜12を形成する。その後、不純物注入によりウェル領域13を形成する。不純物としては例えばB イオンを用い、例えば注入エネルギー850kev、ドーズ量 $5\times10^{12}$  ions/cm² の条件で拡散させる。さらに、基板11の表面を熱酸化して、熱酸化シリコンよりなる例えば厚さ8 nmのゲート絶縁膜14を形成し、その後、例えば不純物を含む多結晶シリコンよりなる例えば厚さ100 nmの多結晶シリコン膜15を成膜する。

【0066】続いて、図示しないフォトレジスト層を形成し、このフォトレジスト層をゲート電極17A,17Bのパターンに従って選択的に除去し、その後、パターニングされたフォトレジスト層をマスクとして、例えばRIEにより多結晶シリコン膜15およびゲート絶縁膜14を選択的に除去し、図10(B)に示したように、第1のMOSFET20Aのゲート電極17Aおよび第2のMOSFET20Bのゲート電極17Bの第1の層17B1を形成する。このエッチングは、例えばTCP(登録商標)型エッチング装置を用い、C12を流量70sccm、HBrを流量105sccm、O2を流量10sccmで供給し、圧力1PaのCl2とHBrとO2との混合雰囲気とし、300Wの出力にて行う。終点検出(EPD)後、さらに30%のオーバーエッチングを行う。

【0067】その後、図10(B)に示したように、不純物の選択的注入により、不純物領域18A,18Bを形成する。これにより、受光部10Aにはフォトダイオード19およびこのフォトダイオード19のスイッチング素子としてのMOSFET20Aを形成するとともに、周辺回路部10Bを構成するMOSFET20Bを形成する。フォトダイオード19はMOSFET20Aの不純物領域18Aの一方であるソースを兼ねる。不純物領域18A,18Bに注入される不純物は、NMOSFETの形成には例えばヒ素(As)、PMOSFETの形成には例えばホウ素(B)または二フッ化ホウ素(BF2)などを用いる。

【0068】さらに、図11に示したように、基板11の全面を被覆するように、例えばLP-TEOSよりなる絶縁膜22Aを、例えばCVD法により厚さ例えば550nmで成膜し、リフロー処理を行った後、CMP法

20

により平坦化する。絶縁膜22Aの形成条件は、第1の実施の形態と同様とすることができる。また、リフロー処理は、例えば窒素( $N_2$ )雰囲気中において850 で10分間行う。続いてCMP工程は、研磨液としてシリカ粒子を14重量%含むKOH水溶液を用い、この研磨液を150 ml/分の流量で供給しつつ、研磨プレートを回転数20 r p m、基板11 を保持する試料台を回転数280 r p mでそれぞれ回転させ、500 g f / c m² の研磨圧力にて行う。研磨量は例えば400 n m とする。

【0069】次いで、図12(A)に示したように、平 坦化された絶縁膜22Aの上にフォトレジスト層41を 形成し、このフォトレジスト層41を接続孔23および 開口部23Bのパターンに従って選択的に除去する。パ ターニングされたフォトレジスト層41をマスクとし て、例えばマグネトロンRIE装置を用いたコンタクト RIEにより、絶縁膜22Aをエッチング除去する。こ うして、絶縁膜22Aを貫通する接続孔23を形成 するとともに、第1の層17B1に対応する位置に絶縁 20 膜22Aを貫通する開口部23Bを形成する。

【0070】絶縁膜22Aのエッチングは、例えば、C Fsを流量8sccm、COを流量50sccm、A rを流量300sccm、O2を流量5sccmで供給 し、圧力5.3PaのC4FsとCOとArとO2との 混合雰囲気とし、RF電源により1700Wの出力にて 電圧を印加し、オーバーエッチ率20%にて行う。

【0071】その後、図12(B)に示したように、フォトレジスト層41を除去し、接続孔23および開口部23Bの内面および基板11の表面全体を覆うように、30密着層24を例えばスパッタ法により成膜する。密着層24の形成は、例えば以下のようにして行うことができる。まず、例えば、Arを流量35sccmで供給し、圧力0.52PaのAr雰囲気とし、投入電力8kW、300℃にて、例えば厚さ30nmのチタン層を形成する。次に、例えば、N2を流量42sccm、Arを流量21sccmで供給し、圧力0.78PaのN2とArとの混合雰囲気とし、投入電力6kW、300℃で、例えば厚さ70nmの窒化チタン層を形成する。チタン層および窒化チタン層を形成した後、例えばN2雰囲気 40中で、650℃、圧力101325Pa(1atm)で30秒間ランプアニール処理を行う。

【0072】その後、図13(A)に示したように、例 えばタングステンよりなる例えば厚さ600nmの第2 の層17B2を、例えば非選択CVD(ブランケットC VD)法により成膜し、内面に密着層24が形成された 接続孔23および開口部23Bを埋め込むとともに基板 11全体を覆う。導電性接続層25は第2の層17B2 と同一の材料により構成されているので、導電性接続層 25の成膜と第2の層17B2の成膜とを同時に行うこ 50

とができる。成膜条件は、例えば、WF。を流量40sccm、 $H_2$ を流量400sccm、Arを流量<math>2250sccmで供給し、圧力10.7kPaoWF。とH $_2$ とArとの混合雰囲気、成膜温度450 Cとする。

【0073】続いて、図13(B)に示したように、例えばCMPにより、接続孔23内および開口部23B内以外の第2の層17B2を除去し、絶縁膜22Aの表面を露出させる。これにより、接続孔23内には導電性接続層25が残るとともに、開口部23B内には第2の層17B2が形成される。このCMP工程は、研磨液として例えばSSW2000(商品名)および $H_2$ O2 水溶液を混合したものを用い、この研磨液を150m1/分の流量で滴下しつつ、研磨プレートを回転数16rpm、基板11を保持する試料台を回転数280rpmでそれぞれ回転させ、研磨圧力70gf/cm2 として行い、研磨量としては終点検出(EPD)後、さらに10%のオーバー研磨を行う。

【0074】これにより、図13(B)に示したように、第1のMOSFET20Aのゲート電極17Aを単層構造として形成するとともに、第2のMOSFET20Bのゲート電極17Bを、第1の層17B1と第2の層17B2との積層構造として形成することができる。【0075】その後、図9に示したように、例えばTEOSなどの酸化シリコン系材料よりなる絶縁膜22Bを形成し、図示しない上部配線層を形成する。さらに、図3に示したように、保護層29,反射防止膜28,カラーフィルタ26,マイクロレンズ27およびトップコート層30を配設する。こうして、本実施の形態に係るCMOSイメージセンサが完成する。

【0076】このように、本実施の形態では、STIにより素子分離膜12を形成した場合であっても、同一の基板11上に受光部10Aと周辺回路部10Bを形成し、受光部10Aの第1のMOSFET20Aのゲート電極17Aは単層構造、周辺回路部10Bの第2のMOSFET30Bのゲート電極17Bは第1の層17B1と第2の層17B2との積層構造として造り分けることができ、しかも第2の層17B2と同時に導電性接続層25も形成することができる。よって、第1の実施の形態と同様の優れた効果を得ることができる。

【0077】また、本実施の形態では、STIによる素子分離膜12上に接続孔23を設け、その内部に導電性接続層25を形成しているので、CMP法により研磨するだけで導電性接続層25と第2の層17B2とを同一の厚みで形成することができ、第1の実施の形態と異なり、エッチバック工程は不要となる。

【0078】 [第3の実施の形態] 次に、本発明の第3の実施の形態に係るMOS型固体撮像装置であるCMOSイメージセンサについて、図14ないし図18を参照して説明する。本実施の形態に係るCMOSイメージセンサは、素子分離膜12をSTI (Shallow TrenchIsol

ation) により形成したことに関しては第2の実施の形 態と同様であるが、素子分離膜12上だけでなく不純物 領域18A, 18B上にも接続孔23を設けてその内部 に導電性接続層25を形成したこと、ならびに、接続孔 23および開口部23Bを形成する際のエッチングのス トッパー膜としてシリコン窒化膜(Sia N4 膜)21 を形成したことにおいて第2の実施の形態に係るCMO Sイメージセンサと異なっており、その他は、第2の実 施の形態と同一の構成、作用および効果を有している。 よって、同一の構成要素には同一の符号を付し、ここで 10 はその詳細な説明を省略する。

【0079】図14は、本実施の形態に係るMOS型固 体撮像装置であるCMOSイメージセンサにおいて、受 光部10Aの1個のフォトダイオード19およびこれに 対応する第1のMOSFET20Aと、周辺回路部10 Bを構成する第2のMOSFET20Bとについて、そ の構造を対比して表した断面図である。上述したよう に、素子分離膜12はSTIにより形成され、その深さ は例えば300nmとなっている。また、素子分離膜1 2上だけでなく不純物領域18A,18B上にも接続孔 20 23が設けられ、その接続孔23の内部には導電性接続 層25が形成されている。基板11およびゲート電極1 7 Aの表面には、接続孔23および開口部23Bを形成 する際のエッチングのストッパー膜として、シリコン窒 化膜21が形成されている。

【0080】これ以外の構成要素および材料は第1の実 施の形態において図1を参照して説明したのと同様であ るので、図14において図1と同一の構成要素には同一 の符号を付し、その詳細な説明は省略する。なお、絶縁 膜22A, 22Bの上には、第1の実施の形態と同様 に、図示しない上部配線層が配設されるとともに、図3 に示したカラーフィルタ26,マイクロレンズ27,反 射防止膜28,トップコート層30等が設けられるが、 これらは図14では省略されている。

【0081】次に、図15ないし図18を参照して、図 14に示したCMOSイメージセンサの製造方法につい て説明する。

【0082】まず、図15(A)に示したように、例え ばn型シリコン(Si)よりなる基板11に例えばST Iにより、深さ300nmの素子分離膜12を形成す る。その後、不純物注入によりウェル領域13を形成す る。不純物としては例えばB<sup>†</sup>イオンを用い、例えば注 入エネルギー850kev、ドーズ量5×10<sup>12</sup> ion s/cm² で拡散させる。さらに、基板11の表面を熱 酸化して、熱酸化シリコンよりなる例えば厚さ8nmの ゲート絶縁膜14を形成し、その後、例えば不純物を含 む多結晶シリコンよりなる例えば厚さ100mmの多結 晶シリコン膜15を成膜する。

【0083】続いて、図示しないフォトレジスト層を形

Bのパターンに従って選択的に除去し、その後、パター ニングされたフォトレジスト層をマスクとして、例えば RIEにより多結晶シリコン膜15およびゲート絶縁膜 14を選択的に除去し、図15(B)に示したように、 第1のMOSFET20Aのゲート電極17Aおよび第 2のMOSFET20Bのゲート電極17Bの第1の層 17B1を形成する。このエッチングは、例えばTCP (登録商標)型エッチング装置を用い、C12を流量7 Osccm、HBrを流量105sccm、O₂を流量 10sccmで供給し、圧力1PaのCl2とHBrと O₂ との混合雰囲気とし、300Wの出力にて行う。終 点検出(EPD)後、さらに30%のオーバーエッチン グを行う。

【0084】その後、図15(B)に示したように、不 純物の選択的注入により、不純物領域18A, 18Bを 形成する。これにより、受光部10Aにはフォトダイオ ード19およびこのフォトダイオード19のスイッチン グ素子としてのMOSFET20Aを形成するととも に、周辺回路部10Bを構成するMOSFET20Bを 形成する。フォトダイオード19はMOSFET20A の不純物領域18Aの一方であるソースを兼ねる。不純 物領域18A, 18Bに注入される不純物は、NMOS FETの形成には例えばヒ素(As)、PMOSFET の形成には例えばホウ素(B)または二フッ化ホウ素 (BF2) などを用いる。

【0085】さらに、図16に示したように、基板11 の全面を被覆するように、例えば50nmの厚さのシリ コン窒化膜21を、例えば減圧CVD法により成膜す る。シリコン窒化膜21の形成は、基板11を760℃ の温度に加熱し、SiH<sub>2</sub> Cl<sub>2</sub> を流量50sccm、 NH3 を流量200sccm、N2 を流量200scc mでそれぞれ供給し、圧力70PaのSiH2Cl2と NH<sub>3</sub> とN<sub>2</sub> との混合雰囲気にて行う。次いで、例えば LP-TEOSよりなる絶縁膜22Aを、例えばCVD 法により厚さ例えば550nmで成膜し、リフロー処理 を行った後、CMP法により平坦化する。絶縁膜22A の形成条件は第1の実施の形態と同様とすることができ る。また、リフロー処理は、例えばN2雰囲気中におい て850℃で10分間行う。続いてCMP工程は、研磨 液としてシリカ粒子を14重量%含むKOH水溶液を用 い、この研磨液を150ml/分の流量で供給しつつ、 研磨プレートを回転数20rpm、基板11を保持する 試料台を回転数280rpmでそれぞれ回転させ、50 Ogf/cm<sup>2</sup> の研磨圧力にて行う。研磨量は例えば4 00nmとする。

【0086】次いで、図17(A)に示したように、平 坦化された絶縁膜22Aの上にフォトレジスト層41を 形成し、このフォトレジスト層41を接続孔23および 開口部23Bのパターンに従って選択的に除去する。パ 成し、このフォトレジスト層をゲート電極17A,17 50 ターニングされたフォトレジスト層41をマスクとし

て、例えばマグネトロンRIE装置を用いたコンタクトRIEにより、絶縁膜22Aおよびシリコン窒化膜21を順にエッチング除去する。こうして、絶縁膜22Aの所定の位置、例えば素子分離膜12および不純物領域18A,18Bの上に、絶縁膜22Aを貫通する接続孔23を形成するとともに、第1の層17B1に対応する位置に絶縁膜22Aを貫通する開口部23Bを形成する。【0087】絶縁膜22Aのエッチングは例えばC

【0087】絶縁膜22Aのエッチングは、例えば、C + F\*を流量8sccm、COを流量50sccm、A rを流量300sccm、O2を流量5sccmで供給 10 し、圧力5.3PaのC+F\*とCOとArとO2との 混合雰囲気とし、RF電源により1700Wの出力にて 電圧を印加し、オーバーエッチ率20%にて行う。

【0088】次いで、シリコン窒化膜 21のエッチングは、例えば、CHF。を流量 40 s c c m、COを流量 160 s c c m、O2 を流量 14 s c c mでそれぞれ供給し、圧力 5. 3 P a の CHF。とCOとO2 との混合雰囲気とし、RF電源により 100 O Wの出力にて電圧を印加し、オーバーエッチ率 20%にて行う。

【0089】その後、図17 (B) に示したように、フォトレジスト層41を除去し、接続孔23および開口部23Bの内面および基板11の表面全体を覆うように、密着層24を例えばスパッタ法により成膜する。密着層24の形成は、例えば以下のようにして行うことができる。まず、例えば、Arを流量35sccmで供給し、圧力0.52PaのAr雰囲気とし、投入電力8kW、300℃にて、例えば厚さ30nmのチタン層を形成する。次に、例えば、 $N_2$ を流量42sccm、Arを流量21sccmで供給し、圧力0.78Paの $N_2$ とArとの混合雰囲気とし、投入電力6kW、300℃で、例えば厚さ70nmの窒化チタン層を形成する。チタン層および窒化チタン層を形成した後、例えば $N_2$ 雰囲気中で、650℃、圧力101325Pa(1atm)で30秒間ランプアニール処理を行う。

【0090】その後、図18(A)に示したように、例えばタングステンよりなる例えば厚さ600nmの第2の層17B2を、例えば非選択CVD(ブランケットCVD)法により成膜し、内面に密着層24が形成された接続孔23および開口部23Bを埋め込むとともに基板11全体を覆う。導電性接続層25は第2の層17B2と同一の材料により構成されているので、導電性接続層25の成膜と第2の層17B2の成膜とを同時に行うことができる。成膜条件は、例えば、WF。を流量40sccm、H。を流量400sccm、Arを流量2250sccmで供給し、圧力10.7kPaのWF。とH2とArとの混合雰囲気、成膜温度450℃とする。

【0091】続いて、図18(B)に示したように、例 えばCMPにより、接続孔23内および開口部23B内 以外の第2の層17B2を除去し、絶縁膜22Aの表面 を露出させる。これにより、接続孔23内には導電性接 50 続層 25 が残るとともに、開口部 23 B内には第 2 の層 17 B 2 が形成される。この CMP工程は、研磨液として例えば S SW 2000 (商品名) および  $H_2$   $O_2$  水溶液を混合したものを用い、この研磨液を 150 ml 1 分の流量で滴下しつつ、研磨プレートを回転数 16 r pm、基板 11 を保持する試料台を回転数 280 r pmでそれぞれ回転させ、研磨圧力 10 g f 1 c m² として行い、研磨量としては終点検出(EPD)後、さらに 10 %のオーバー研磨を行う。

10 【0092】これにより、図18(B)に示したように、第1のMOSFET20Aのゲート電極17Aを単層構造として形成するとともに、第2のMOSFET20Bのゲート電極17Bを、第1の層17B1と第2の層17B2との積層構造として形成することができる。【0093】その後、図14に示したように、例えばTEOSなどの酸化シリコン系材料よりなる絶縁膜22Bを形成し、図示しない上部配線層を形成する。さらに、図3に示したように、保護層29、反射防止膜28、カラーフィルタ26、マイクロレンズ27およびトップコート層30を配設する。こうして、本実施の形態に係るCMOSイメージセンサが完成する。

【0094】このように、本実施の形態では、STIにより素子分離膜12を形成した場合であっても、同一の基板11上に受光部10Aと周辺回路部10Bを形成し、受光部10Aの第1のMOSFET20Aのゲート電極17Aは単層構造、周辺回路部10Bの第2のMOSFET30Bのゲート電極17Bは第1の層17B1と第2の層17B2との積層構造として造り分けることができ、しかも第2の層17B2と同時に導電性接続層25をも形成することができる。よって、第1および第2の実施の形態と同様の優れた効果を得ることができる。

【0095】また、本実施の形態では、STIによる素子分離膜12上に導電性接続層25を設けているので、 導電性接続層25をCMP法により研磨するだけで導電 性接続層25と第2の層17B2とを同一の厚みで形成 することができ、第1の実施の形態と異なり、エッチバ ック工程は不要となる。

【0096】 [第4の実施の形態] 次に、本発明の第4の実施の形態に係るMOS型固体撮像装置であるCMOSイメージセンサについて、図19ないし図23を参照して説明する。本実施の形態に係るCMOSイメージセンサは、導電性接続層25として、不純物領域18A上に設けられた局所配線25Aが形成されていることにおいて第3の実施の形態に係るCMOSイメージセンサと異なっており、その他は、第3の実施の形態と同一の構成要素には同一の符号を付し、ここではその詳細な説明を省略する。

【0097】図19は、本実施の形態に係るMOS型固

体撮像装置であるCMOSイメージセンサにおいて、受 光部10Aの1個のフォトダイオード19およびこれに 対応する第1のMOSFET20Aと、周辺回路部10 Bを構成する第2のMOSFET20Bとについて、そ の構造を対比して表した断面図である。上述したよう に、素子分離膜12はSTIにより形成され、その深さ は例えば300nmとなっている。また、素子分離膜1 2上だけでなく不純物領域18A, 18B上にも接続孔 23が設けられ、その接続孔23の内部には導電性接続 層25が形成されている。不純物領域18A上に形成さ れた導電性接続層25は、不純物領域18Aと図示しな いワード線との間の局所配線25Aとして機能するもの である。基板11およびゲート電極17Aの表面には、 接続孔23および開口部23Bを形成する際のエッチン グのストッパー膜として、シリコン窒化膜21が形成さ れている。

【0098】これ以外の構成要素および材料は第1の実施の形態において図1を参照して説明したのと同様であるので、図19において図1と同一の構成要素には同一の符号を付し、その詳細な説明は省略する。なお、絶縁20膜22A,22Bの上には、第1の実施の形態と同様に、図示しない上部配線層が配設されるとともに、図3に示したカラーフィルタ26,マイクロレンズ27,反射防止膜28,トップコート層30等が設けられるが、これらは図19では省略されている。

【0099】次に、図20ないし図23を参照して、図19に示したCMOSイメージセンサの製造方法について説明する。

【0100】まず、図20(A)に示したように、例えばれ型シリコン(Si)よりなる基板11に例えばSTIにより、深さ300nmの素子分離膜12を形成する。その後、不純物注入によりウェル領域13を形成する。不純物としては例えば $B^{\dagger}$ イオンを用い、例えば注入エネルギー850kev、ドーズ量 $5\times10^{12}$ ions/cm $^{2}$ の条件で拡散させる。さらに、基板11の表面を熱酸化して、熱酸化シリコンよりなる例えば厚さ8nmのゲート絶縁膜14を形成し、その後、例えば不純物を含む多結晶シリコンよりなる例えば厚さ100nmの多結晶シリコン膜15を成膜する。

【0101】続いて、図示しないフォトレジスト層を形 40成し、このフォトレジスト層をゲート電極17A,17 Bのパターンに従って選択的に除去し、その後、パターニングされたフォトレジスト層をマスクとして、例えばRIEにより多結晶シリコン膜15およびゲート絶縁膜14を選択的に除去し、図20(B)に示したように、第1のMOSFET20Aのゲート電極17Aおよび第2のMOSFET20Bのゲート電極17Bの第1の層17B1を形成する。このエッチングは、例えばTCP(登録商標)型エッチング装置を用い、C12を流量70sccm、HBrを流量105sccm、O2を流量50 10sccmで供給し、圧力 $1PaoCl_2$ と $HBreO_2$ との混合雰囲気とし、300Wの出力にて行う。終点検出(EPD)後、さらに30%のオーバーエッチングを行う。

【0102】その後、図20(B)に示したように、不純物の選択的注入により、不純物領域18A,18Bを形成する。これにより、受光部10Aにはフォトダイオード19およびこのフォトダイオード19のスイッチング素子としてのMOSFET20Aを形成するとともに、周辺回路部10Bを構成するMOSFET20Bを形成する。フォトダイオード19はMOSFET20Aの不純物領域18Aの一方であるソースを兼ねる。不純物領域18A,18Bに注入される不純物は、NMOSFETの形成には例えばヒ素(As)、PMOSFETの形成には例えばヒ素(Bs)、PMOSFETの形成には例えばホウ素(B)またはニフッ化ホウ素(BF2)などを用いる。

【0103】さらに、図21に示したように、基板11 の全面を被覆するように、例えば50nmの厚さのシリ コン窒化膜21を、例えば減圧CVD法により成膜す る。シリコン窒化膜21の形成は、基板11を760℃ の温度に加熱し、SiH2 Cl2 を流量50sccm、 NH3 を流量200sccm、N2 を流量200scc mでそれぞれ供給し、圧力70PaのSiH2Cl2と NH<sub>3</sub> とN<sub>2</sub> との混合雰囲気にて行う。次いで、例えば LP-TEOSよりなる絶縁膜22Aを、例えばCVD 法により厚さ例えば550nmで成膜し、リフロー処理 を行った後、CMP法により平坦化する。絶縁膜22A の形成条件は第1の実施の形態と同様とすることができ る。また、リフロー処理は、例えばN2 雰囲気中におい て850℃で10分間行う。続いてCMP工程は、研磨 液としてシリカ粒子を14重量%含むKOH水溶液を用 い、この研磨液を150ml/分の流量で供給しつつ、 研磨プレートを回転数20rpm、基板11を保持する 試料台を回転数280rpmでそれぞれ回転させ、50 Ogf/cm<sup>2</sup> の研磨圧力にて行う。研磨量は例えば4 00nmとする。

【0104】次いで、図22(A)に示したように、平坦化された絶縁膜22Aの上にフォトレジスト層41を形成し、このフォトレジスト層41を接続孔23および開口部23Bのパターンに従って選択的に除去する。パターニングされたフォトレジスト層41をマスクとして、例えばマグネトロンRIE装置を用いたコンタクトRIEにより、絶縁膜22Aおよびシリコン窒化膜21を順にエッチング除去する。こうして、絶縁膜22Aの所定の位置、例えば素子分離膜12および不純物領域18A,18Bの上に、絶縁膜22Aを貫通する接続孔23を形成するとともに、第1の層17B1に対応する位置に絶縁膜22Aを貫通する開口部23Bを形成する。このとき、不純物領域18A上の接続孔23は、局所配線25Aに対応する形状となるように形成する。

【0105】絶縁膜22Aのエッチングは、例えば、C F F を流量8sccm、COを流量50sccm、A rを流量300sccm、O₂を流量5sccmで供給 し、圧力5.3 PaのC<sub>4</sub> F<sub>8</sub> とCOとArとO<sub>2</sub> との 混合雰囲気とし、RF電源により1700Wの出力にて 電圧を印加し、オーバーエッチ率20%にて行う。

【0106】次いで、シリコン窒化膜21のエッチング は、例えば、CHF。を流量40sccm、COを流量 160 s c c m、O<sub>2</sub> を流量14 s c c m で それぞれ供 給し、圧力 5. 3 P a の C H F 。 と C O と O 。 と の 混合 10 雰囲気とし、RF電源により1000Wの出力にて電圧 を印加し、オーバーエッチ率20%にて行う。

【0107】その後、図22(B)に示したように、フ オトレジスト層41を除去し、接続孔23および開口部 23Bの内面および基板11の表面全体を覆うように、 密着層24を例えばスパッタ法により成膜する。密着層 24の形成は、例えば以下のようにして行うことができ る。まず、例えば、Arを流量35sccmで供給し、 圧力0. 52 PaのAr雰囲気とし、投入電力8kW、 300℃にて、例えば厚さ30nmのチタン層を形成す る。次に、例えば、N2 を流量42sccm、Arを流 量21sccmで供給し、圧力0.78PaのN2とA rとの混合雰囲気とし、投入電力6kW、300℃で、 例えば厚さ70nmの窒化チタン層を形成する。チタン 層および窒化チタン層を形成した後、例えばN2 雰囲気 中で、650℃、圧力101325Pa (1atm) で 30秒間ランプアニール処理を行う。

【0108】その後、図23(A)に示したように、例 えばタングステンよりなる例えば厚さ600nmの第2 の層17B2を、例えば非選択CVD(ブランケットC VD) 法により成膜し、内面に密着層24が形成された 接続孔23および開口部23Bを埋め込むとともに基板 11全体を覆う。導電性接続層25は第2の層17B2 と同一の材料により構成されているので、導電性接続層 25の成膜と第2の層17B2の成膜とを同時に行うこ とができる。成膜条件は、例えば、WF。を流量40s ccm、H<sub>2</sub> を流量400sccm、Arを流量225 Osccmで供給し、圧力10.7kPaのWF。とH 2 とArとの混合雰囲気、成膜温度450℃とする。

【0109】続いて、図23 (B) に示したように、例 40 えばCMPにより、接続孔23内および開口部23B内 以外の第2の層17B2を除去し、絶縁膜22Aの表面 を露出させる。これにより、接続孔23内には導電性接 続層25が残るとともに、開口部23B内には第2の層 17B2が形成される。このCMP工程は、研磨液とし て例えばSSW2000(商品名)およびH2O2水溶 液を混合したものを用い、この研磨液を150m1/分 の流量で滴下しつつ、研磨プレートを回転数16 r p m、基板11を保持する試料台を回転数280rpmで

い、研磨量としては終点検出(EPD)後、さらに10 %のオーバー研磨を行う。

【0110】これにより、図23(B)に示したよう に、第1のMOSFET20Aのゲート電極17Aを単 層構造として形成するとともに、第2のMOSFET2 0Bのゲート電極17Bを、第1の層17B1と第2の 層17日2との積層構造として形成することができる。 【0111】その後、図19に示したように、例えばT EOSなどの酸化シリコン系材料よりなる絶縁膜22B を形成し、図示しない上部配線層を形成する。さらに、 図3に示したように、保護層29,反射防止膜28、カ ラーフィルタ26,マイクロレンズ27およびトップコ ート層30を配設する。こうして、本実施の形態に係る CMOSイメージセンサが完成する。

【0112】このように、本実施の形態では、STIに より素子分離膜12を形成した場合であっても、同一の 基板11上に受光部10Aと周辺回路部10Bを形成 し、受光部10Aの第1のMOSFET20Aのゲート 電極17Aは単層構造、周辺回路部10Bの第2のMO SFET30Bのゲート電極17Bは第1の層17B1 と第2の層17B2との積層構造として造り分けること ができ、しかも第2の層17B2と同時に局所配線25 Aを含む導電性接続層25をも形成することができる。 よって、第1ないし第3の実施の形態と同様の優れた効 果を得ることができる。

【0113】また、本実施の形態では、STIによる素 子分離膜12上に導電性接続層25を設けているので、 導電性接続層25をCMP法により研磨するだけで導電 性接続層25と第2の層17B2とを同一の厚みで形成 することができ、第1の実施の形態と異なり、エッチバ ック工程は不要となる。

【0114】以上、実施の形態を挙げて本発明を説明し たが、本発明は上記実施の形態に限定されるものではな く、種々変形可能である。例えば、素子構造、エッチン グガス、CMP等のプロセス条件は上記実施の形態にお いて示した例に限られず、適宜変更することができる。

【0115】例えば、上記実施の形態では絶縁膜22A の平坦化をCMPにより行う場合について説明したが、 エッチバック法により行うこともできる。

【0116】また、上記実施の形態では素子分離膜12 をLOCOSまたはSTIにより形成した場合について 説明したが、素子分離膜12をこれ以外の他の方法によ り形成した場合についても本発明を適用することができ

【0117】さらに、上記実施の形態では、本発明を、 MOS型固体撮像装置として例えばCMOSイメージセ ンサに適用した例について説明したが、本発明は他の各 種の半導体装置、例えばCMOS LSI, MOSLS I,バイポーラLSIなどへの適用も可能である。さら それぞれ回転させ、研磨圧力 $70gf/cm^{4}$ として行 50 には薄膜トランジスタLSIなどにも適用可能である。

[0118]

【発明の効果】以上説明したように、請求項1ないし1 1のいずれか1項に記載のMOS型固体撮像装置によれ ば、同一の基板上に受光部と周辺回路部を形成すること により小型化および軽量化が促進されることは勿論であ るが、そればかりでなく、受光部の第1のMOS電界効 果トランジスタのゲート電極は単層構造、周辺回路部の 第2のMOS電界効果トランジスタのゲート電極は第1 の層と第2の層との積層構造であり、第2の層と導電性 接続層とは同一の材料により構成されているので、受光 10 部と周辺回路部とでゲート電極の構造が異なるにもかか わらず材料、構成および製造工程が簡素化されている。 さらにまた、第2の層は、絶縁膜の第1の層に対応する 位置に設けられ絶縁膜を貫通する開口部内に形成される ので、第1の層と第2の層との間には絶縁膜は介在せ ず、第1の層と第2の層との電気的接続のために別の層 を追加して設ける必要はない。

【0119】特に、請求項2記載のMOS型固体撮像装置によれば、各光電変換素子に対向するようカラーフィルタおよびマイクロレンズを配設したので、白黒撮像だ 20けでなくカラー撮像が可能となるとともに、開口率を向上させることができる。

【0120】また、特に、請求項3または請求項4記載のMOS型固体撮像装置によれば、受光部では、第1のMOS電界効果トランジスタのゲート電極を多結晶シリコン単層構造としたことにより、白点欠陥や暗電流などによるいわゆる出力値の浮きを防止し、再生画像の画質を向上させることができるとともに、周辺回路部では、第2のMOS電界効果トランジスタのゲート電極が、多結晶シリコンよりなる第1の層と、例えば多結晶シリコン、タングステンシリサイド、タングステンなどの金属を含んで構成された第2の層との積層構造となっているので、第2のMOS電界効果トランジスタのゲート電極が低抵抗化され、周辺回路部の高速動作、低消費電力化および機能向上を図ることができる。

【0121】請求項12ないし請求項21のいずれか1項に記載のMOS型固体撮像装置の製造方法によれば、まず第1のMOS電界効果トランジスタのゲート電極と第2のMOS電界効果トランジスタのゲート電極の第1の層とを形成し、これらを絶縁膜により覆った後に、絶縁膜に接続孔および開口部を同時に形成し、この接続孔および開口部内に同一の材料により第2の層および導電性接続層を形成するようにしたので、第1のMOS電界効果トランジスタの積層構造のゲート電極と第2のMOS電界効果トランジスタの積層構造のゲート電極とを、簡単な工程で、同一の基板上に造り分けることができ、しかも第2の層と同時に、接続プラグ、局所配線などの導電性接続層も形成することができる。また、第1のMOS電界効果トランジスタのゲート電極が形成された後は絶縁膜により保護されるので、従来のようなタングス50

テンシリサイド膜のエッチングによる膜減りの虞がなく、第1のMOS電界効果トランジスタの単層構造のゲート電極を所望の膜厚で精度良く作製することができる。

【0122】特に、請求項13記載のMOS型固体撮像装置の製造方法によれば、第2の層の形成の際には、エッチバック法およびCMP法の少なくとも一方を用いるようにしており、特にCMP法を採用したことにより、層間絶縁膜などの絶縁膜の厚さを均一にすることができる。また、素子分離膜が例えばLOCOSにより形成されていてCMPによる研磨のみでは導電性接続層の厚みと第2の層の厚みとが同一にならないような場合には、CMPによる研磨後にエッチバックを行うことにより、導電性接続層または第2の層のみを選択的にエッチングすることができ、導電性接続層と第2の層との厚みの差を解消することができる。

### 【図面の簡単な説明】

【図1】本発明の第1の実施の形態に係るMOS型固体 撮像装置であるCMOSイメージセンサの受光部および 周辺回路部の構成を対比して表す断面図である。

【図2】図1に示したCMOSイメージセンサの概略構成を表す説明図である。

【図3】図2に示したCMOSイメージセンサの概略断面図である。

【図4】図1に示したCMOSイメージセンサの製造方法を工程順に表す断面図である。

【図5】図4に続く工程を表す断面図である。

【図6】図5に続く工程を表す断面図である。

【図7】図6に続く工程を表す断面図である。

【図8】図7に続く工程を表す断面図である。

【図9】本発明の第2の実施の形態に係るMOS型固体 撮像装置であるCMOSイメージセンサの受光部および 周辺回路部の構成を対比して表す断面図である。

【図10】図9に示したCMOSイメージセンサの製造 方法を工程順に表す断面図である。

【図11】図10に続く工程を表す断面図である。

【図12】図11に続く工程を表す断面図である。

【図13】図12に続く工程を表す断面図である。

【図14】本発明の第3の実施の形態に係るMOS型固体撮像装置であるCMOSイメージセンサの受光部および周辺回路部の構成を対比して表す断面図である。

【図15】図14に示したCMOSイメージセンサの製造方法を工程順に表す断面図である。

【図16】図15に続く工程を表す断面図である。

【図17】図16に続く工程を表す断面図である。

【図18】図17に続く工程を表す断面図である。

【図19】本発明の第4の実施の形態に係るMOS型固体撮像装置であるCMOSイメージセンサの受光部および周辺回路部の構成を対比して表す断面図である。

【図20】図19に示したCMOSイメージセンサの製

造方法を工程順に表す断面図である。

【図21】図20に続く工程を表す断面図である。

31

【図22】図21に続く工程を表す断面図である。

【図23】図22に続く工程を表す断面図である。

【図24】従来のCMOSイメージセンサの製造方法を 工程順に表す断面図である。


【図25】図24に続く工程を表す断面図である。

【図26】従来のCMOSイメージセンサの他の製造方法を工程順に表す断面図である。


【図27】図26に続く工程を表す断面図である。 【符号の説明】 \* 10…CMOSイメージセンサ、11…基板、12…素子分離膜、13…ウェル領域、14…ゲート絶縁膜、15…多結晶シリコン膜、17A,17B…ゲート電極、17B1…第1の層、17B2…第2の層、18A,18B…不純物領域、19…フォトダイオード、21…シリコン窒化膜、22A,22B,22C…絶縁膜、23…接続孔、24…密着層、25…導電性接続層、25A…局所配線、26…カラーフィルタ、27…マイクロレンズ、28…反射防止膜、29…保護層、30…トップ10 コート層

32


【図1】




【図2】





【図3】




【図16】









【図6】




【図7】




【図8】




【図9】




【図11】




【図10】




【図12】




【図13】




【図14】




【図19】




【図15】




【図17】




【図18】




【図20】




【図21】




【図22】




【図23】




【図24】




【図25】



【図26】



【図27】



## フロントページの続き

(51) Int. C1.		識別記号	F I		テーマコード(参考)
H01L	21/8234		H 0 1 L	27/08	3 2 1 D
	21/8238				1 0 2 C
	27/088			21/88	K
	27/092			21/90	Α
H 0 4 N	5/335				

Fターム(参考) 4M104 AA01 BB01 BB02 CC05 DD05 DD08 DD16 DD37 DD43 DD66 DD75 DD80 FF06 FF13 FF22 GG05 GG09 GG10 HH09 HH16 4M118 AA10 AB01 BA14 CA03 EA01 FA06 FA28 FA50 GC08 GD04 5C024 CX37 CY47 EX43 EX52 GY31 5F033 HH04 HH18 HH19 HH33 JJ01 JJ18 JJ19 JJ33 KK01 KK04 MM02 MM05 MM12 MM13 MM28 NN06 NN07 NN08 QQ08 QQ09 QQ13 QQ16 QQ25 QQ37 QQ48 QQ73 QQ75 QQ82 SS04 SS11 VV06 XX10 XX14 5F048 AA01 AB10 AC01 AC03 AC10 BA01 BB05 BB09 BB10 BB13 BE04 BF03 BF07 BF12 BG12

BG14